关键词：嵌入式系统 串扰 信号完整性 高速数字电路 硬件设计 

摘要：引言 在嵌入式系统硬件设计中，串扰是硬件工程师必须面对的问题。特别是在高速数字电路中，由于信号沿时间短、布线密度大、信号完整性差，串扰的问题也就更为突出。设计者必须了解串扰产生的原理，并且在设计时应用恰当的方法，使串扰产生的负面影响降到最小。

单片机与嵌入式系统应用杂志要求:

{1}来稿要求原创首发，来稿请附300字以内内容提要，4-7个关键词。

{2}为保证稿件评审客观公正，保证本刊的质量，我刊采用匿名评审制度,正文仅列标题、文章全文和参考文献，隐去所有与作者相关的信息。

{3}所有作者的简介，格式为：姓名（出生年份-），性别，籍贯，职称职务，从事的工作或研究。

{4}稿件格式按中英文题目、作者姓名，中英文摘要、中英文关键词、中图分类号、文献标识码、正文、参考文献。

{5}统计学符号：按GB3358-1982《统计学名词及符号》的有关规定书写。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社