关键词：cml 时序约束 8 b编码 tlkl501 

摘要：针对现代数据传输速度越来越快、数据量越来越大的现状，提出了基于CML数据传输标准的高速数据传输电路的设计。以FPGA为主控制器，协议芯片选用接口标准为CML的内部编码方式为8 b/10 b编码的TLK1501芯片，以此实现高速数据传输。在FPGA中对时钟信号进行了时序约束实现逻辑控制的修正，解决了因内部时钟占空比失真而导致产生误码的问题。电路经试验验证，具有较高的稳定性和可靠性。

电子器件杂志要求:

{1}参考文献是对期刊论文引文进行统计和分析的重要信息源之一，是作者写作论文时所参考的文献书目。一般集中列于文后。

{2}来稿勿一稿多投。收到稿件之后，5个工作日内审稿，电子邮件回复作者。重点稿件将送同行专家审阅。

{3}文稿原则上必须原创，发表过的作品须在投稿时声明，如有抄袭现象，文责自负。

{4}国家及省部级自然科学基金资助项目研究论文、国家及省部级获奖项目论文优先录用。

{5}稿件必须提供所有作者姓名、单位（含二级）、职称、学历学位、电话、邮箱、详细地址，置于稿件首页页脚。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社