关键词：时间触发协议 控制器 fpga 状态机 verilog 

摘要：时间触发协议是TTA架构必需的通信协议，用于在要求高可靠性的分布式容错实时系统中电子模块之间的互连；目前作为时间触发通信系统重要组成部分的时间触发控制器主要是采用处理器来实现协议的处理，协议开销比较大；基于FPGA的时间触发协议控制器的设计，采用了具有较好同步能力的编码方式和合理的帧格式，在建立全局时间基准的基础上优化了协议处理状态机，利用FP—GA的并行处理能力，降低了协议开销，增加了总线的效率，同时也提高了时钟同步精度和容错能力；仿真结果表明，基于FPGA的时间触发协议控制器具有较好的性能。

计算机测量与控制杂志要求:

{1}所有引文均需核实无误，文献版本应信实可靠。

{2}凡投递本刊的稿件，若在三个月内未被采用，可将稿件另行处理。

{3}根据《中华人民共和国著作权法》等相关法律法规规定，稿件文责自负。

{4}论文题目应简洁、准确，不宜使用缩略词，限定在25个汉字内。

{5}附页。内容依次为：中文标题、中文摘要、作者姓名、工作单位、详细通信地址、邮编、手机号、电子邮箱。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社